admin管理员组

文章数量:1600469

大家自行下载XAPP585相关的资源。

serdes_1_to_7_mmcm_idelay_sdr逻辑先完成phase shifting,确保时钟n和p的相位差为零,然后在进行bslip对时钟数据进行滑动并识别,当PLL锁定失效时,重新进行phase shifting和bslip,然后用恢复好的rxclk和rxclk_div去接收数据。


1.本文部分素材来源网络,版权归原作者所有,如涉及作品版权问题,请与我联系删除。

2.未经原作者允许不得转载本文内容,否则将视为侵权;

3.转载或者引用本文内容请注明来源及原作者;

4.对于不遵守此声明或者其他违法使用本文内容者,本人依法保留追究权等。

本文标签: 时钟详解框架逻辑lvds