admin管理员组

文章数量:1598066

目录

1、前言

2、MIG DDR3 IP核的介绍

3、MIG DDR3 IP核的配置

        文章总目录请点这里：《FPGA接口与协议》专栏的说明与导航

1、前言

        DDR3 SDRAM 简称 DDR3，是当今较为常见的一种储存器，在计算机及嵌入式产品中得到广泛应用， 特别是应用在涉及到大量数据交互的场合，比如电脑的内存条。DDR3的时序相当复杂，对DDR3 的读写操作大都借助 IP 核来完成。

2、MIG DDR3 IP核的介绍

        MIG(Memory Interface Generators) IP 核是 Xilinx 公司针对 DDR 存储器开发的 IP，里面集成存储器控制模块，实现 DDR 读写操作的 控制流程，下图是 7 系列的 MIG IP 核结构框图。MIG IP 核对外分出了两组接口。左侧是用户接口，就是 用户（FPGA）同 MIG 交互的接口，用户只有充分掌握了这些接口才能操作 MI

本文标签： 接口XilinxMIGNativeip

版权声明：本文标题：Xilinx DDR3 MIG IP核设计（1）--MIG IP核是什么？如何配置MIG IP核？（Native接口） 内容由热心网友自发贡献，该文观点仅代表作者本人， 转载请联系作者并注明出处：https://www.elefans.com/dongtai/1728298945a1152778.html， 本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容，一经查实，本站将立刻删除。