admin管理员组

文章数量:1598326

2024年2月6日发(作者：)

推荐

在UltraEdit建立Verilog环境

UltraEdit是一款功能强大的文本编辑器,可以编辑文字、Hex、ASCII码,可以取代记事本,内建英文单字检查、C 及 VB 指令突显,可同时编辑多个文件,而且即使开启很大的文件速度也不会慢。是一个使用广泛的编辑器,但它并不直接支持HDL。

在网上查了资料后,自定义了一个Verilog的环境,现在心得总结如下:

1:下载Verilog的语法高亮文件。

即可支持相应的语言编辑,关键字将用不同色彩标出。

可以到官方网站去下载,包括上百种语法文件,我想应该都能满足大家的需要吧!

;pid=40#wordfiles

2:将下载的文件打开,将里面的内容复制到文件中(在UltraEdit的安装目录下),一般加在最后。

UltraEdit默认只有20种语法,将下载的文件的第一行“L20”改成你想要的序号,如L19。

3:加入折叠功能

由于Verilog HDL的块一般是以begin和end作为开始和结束的标记,其作用相当于C语言的

大括号。在的对应语言中添加进如下代码即可:

/Open Fold Strings = "begin""case"

/Close Fold Strings = "end""endcase"

这里除了begin和end可以进行折叠外,另外一对case和endcase同样可以完成折叠,同样的

方法可以添加你需要的折叠标志。

4:加入自动缩进功能

同样在中,有控制自动缩进的语法。所谓自动缩进就是指,输入begin回车,下一行自动加一个tab;输入end,下一行自动退回一个tab。用户可以自己添加不同的缩进词实现自动缩进。如:

/Indent Strings = "begin""case""fork" "if" "else"

/Unindent Strings = "end""endcase""join" "else"

5: 还可以加入其它一些自定义功能,如函数调用功能,大家可以自己摸索。

本文标签： 文件缩进自动语法

版权声明：本文标题：在UltraEdit建立Verilog环境 内容由热心网友自发贡献，该文观点仅代表作者本人， 转载请联系作者并注明出处：https://www.elefans.com/dongtai/1707202655a189390.html， 本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容，一经查实，本站将立刻删除。