时钟约束的概念及程序下载与固化"/>
FPGA学习笔记(一)入门背景、软件及时钟约束的概念及程序下载与固化
系列文章目录
一、FPGA学习笔记(一)入门背景、软件及时钟约束
二、FPGA学习笔记(二)Verilog语法初步学习(语法篇1)
三、FPGA学习笔记(三) 流水灯入门FPGA设计流程
四、FPGA学习笔记(四)通过数码管学习顶层模块和例化的编写
五、FPGA学习笔记(五)Testbench(测试平台)文件编写进行Modelsim仿真
六、FPGA学习笔记(六)Modelsim单独仿真和Quartus联合仿真
七、FPGA学习笔记(七)verilog的深入学习之任务与函数(语法篇3)
目录
- 系列文章目录
- 相关背景
- 发展过程
- 开发流程
- 应用领域
- 就业情况
- Quartus Il软件安装(Altera公司已被inter收购)
- 时序约束
- 调试软件
- SingleTap II软件
- Modelsim
- 程序下载与固化
- sof
- jjc
使用正点原子的PFPGA开拓者V2学习,通过b站上正点原子的手把手教你学FPGA-基于开拓者V2学习
相关背景
FPGA制造商有Xilinx(赛灵思)(被AMD收购了)、Altera(阿尔特拉,现已被Intel收购)、Lattice(莱迪思)、Microsemi(美高森美)。
其中前两者占市场90%以上
发展过程
可编程逻辑器件的发展
开发流程
应用领域
就业情况
Quartus Il软件安装(Altera公司已被inter收购)
注册流程: 【工具安装】QuartusII简易注册流程
具体安装看正点原子,另外一款芯片赛灵思(Xilinx)使用的是Vivado软件
开始进行配色,在tools里面的options里面
我比较喜欢淡一点的颜色,所以背景字体啥的都是淡色。
特殊引脚设置:双击器件名字
时序约束
正点原子讲的不太懂,但是网上有一篇讲的很好的文章:
基于Xlinx的时序分析与约束(1)----什么是时序分析?什么是时序约束?什么又是时序收敛?
具体实际操作:
红色内容都是有问题的,选择软件协助优化。
或者还可以
调试软件
SingleTap II软件
SignalTap 与外部逻辑分析仪功能类似,主要用来分析数据的变化。但 SignalTap II 是利用 FPGA 内部的逻辑单元以及 RAM 资源实时地捕捉和显示实时信号,所以需要消耗一定的 FPGA 内部资源。与 Modelsim 仿真不同之处在于,SignalTap II 要与硬件结合,程序在 FPGA 中运行,实时显示真实的数据。可以选择要捕捉的内部信号 ,触发条件,捕捉的时间,捕捉多少数据样本等,帮助工程师查看实时数据进行 debug。
Modelsim
安装教程:Modelsim下载 安装 与 和谐教程
出错解决方法:ModelSim出现Unable to checkout a viewer license
具体操作等使用例程的时候学习。分为手动仿真和自动仿真
程序下载与固化
sof
当我们正常编译生成的sof文件可以直接下载到板子中,但这种方式的程序没有固化,复位掉电就会丢失
jjc
利用sof文件转换得到的,下载此文件可以固化,掉电不丢失,下面记录一下过程:
这里的配置器件应该是选择你板子上的什么样的存储器
添加FPGA器件
下面选好FPGA的型号就行。
添加要转换的sof文件:
最后结果
直接点击generate生成可能会:
超出EPCS4内存大小(实际程序很小)生成失败,这里需要压缩程序文件
再生成即可下载:
下载之后记得全部断电再上电就行
更多推荐
FPGA学习笔记(一)入门背景、软件及时钟约束的概念及程序下载与固化
发布评论