【PI仿真笔记2

笔记2"/>

【PI仿真笔记2

PI仿真笔记2-电容模型1

1.电容阻抗曲线分析

分析电容的等效模型中ESR、ESL和C分别对阻抗曲线的影响。典型的电容等效模型如下：

其中：

• ESR为电容寄生电阻
• ESL为电容本身以及焊接时产生的寄生电感
• C为电容本身容值
  电容的典型阻抗曲线如下图所示：
  
  阻抗曲线分为1、2、3三部分，其中：
• 1为典型的电容特性，随着频率升高阻抗降低
• 2为LC谐振点，在这个谐振点，LC谐振阻抗为0，故该位置阻抗等于ESR
• 3为寄生电感的电感特性，随频率升高，阻抗升高
  以GRM033R60J105MEA2的简化Spice模型为例，模型具体信息如下：
  
  通过ADS建模如下：
  
  （1）调整电阻R1，即电容的ESR
  将R1调整为20mohm，仿真阻抗曲线如下，即谐振点处阻抗由11.4mohm增加到20mohm。也就是ESR影响的是点2的值
  
  （2）调整电容的容值C1，即电容容值
  将电容容值C1调整为1.5uF，左侧曲线存在下移，同时谐振点也出现漂移。由于电容容值增大，谐振点向低频移动，但谐振时阻抗不变。故电容容值影响的是点1的曲线。
  
  （3）调整电容的容值L1，即寄生电感ESL
  将L1调整为500pH，右侧曲线出现左移，即计生电感增大后，同一频率下的阻抗增大，同时谐振频率点左移。故ESL影响的点3所对应曲线
  
  综上：
• 使用电容时，如果对最小阻抗有要求，应选择ESR尽量小的电容；
• 如果对谐振频率有要求，应选择封装尽量小的电容；
• Layout时应尽量降低走线带来的寄生电感；

2.电容容值大小对阻抗曲线的影响

理论上的容值越大，相同频率下阻抗越小。以0402/1uF、0402/4.7uF、0402/10uF、0402/22uF四个电容为例进行仿真，仿真原理图如下所示：

仿真结果如下图所示：

可以看出，随着电容容值的增大：

• 在谐振点之前，电容容值越大阻抗越低；
• 谐振频率随着电容容值的增大而降低；
• 随着电容容值的增大，谐振点的阻抗越低；
  故，一般情况下，相同封装时，容值越大，在谐振频率及其之前，电容的阻抗越低。
  选择电容组合时，如果低频段的PDN偏高，可以考虑选择大容值电容。当然，电容在谐振点处的滤波特性关键还需要看ESR的大小，ESR越小，谐振点处滤波特性越好。

3.同容值电容并联对阻抗曲线的影响

由2节可知，一般相同封装的情况下，电容容值越小，谐振点之前的阻抗越高，谐振点处的阻抗越高，但是在PDN处理时，为什么使用小容值电容进行滤波呢？分析下相同容值、不同封装的电容阻抗曲线。
以0.1uF为例，分别分析murata的1206、0805、0603、0402、0201封装的陶瓷电容。基于S参数建立的模型如下：

仿真结果如下。可知：

• 相同容值不同封装的陶瓷电容，封装越大，谐振点频率越低；
• 相同容值不同封装的陶瓷电容，封装越大，谐振点ESR越低；
• 相同容值不同封装的陶瓷电容，封装越大，谐振点之后相同频率下的阻抗值越高；
  
  基于以上仿真结果可知，在PDN网络中，相同容值的电容应该封装越大越有利于谐振点及其之前阻抗的降低。去耦电容的主要作用依靠于其谐振点及其之前的滤波作用，故在可实现的情况下，如果阻抗本身不满足要求，可通过增大电容的封装来尝试解决。
  但在实际项目中，一般都是选择小封装的电容，主要原因是封装越小谐振点频率越高，谐振点之后的寄生电感效应越小。但是如何解决谐振点处阻抗偏高问题呢？这就需要进行多个电容的并联。
  如，0.1uF/0402的电容，ESR=21mohm，如果希望实现谐振点10ohm的阻抗值，就需要并联15个才能降低谐振点处阻抗值。
  仿真模型如下：
  
  仿真波形如下：
  
  所以，在PDN设计时，相同容值的小电容会使用很多，其中一个目的也是通过多个小电容的并联来实现阻抗的降低。