数模器件的整理思路

编程入门行业动态更新时间:2024-10-09 09:22:40

数模器件的整理思路

1. 数模混合--层次化整理....................................................................................

1.1 层次化整理的概念.................................................................................

1.2 层次化整理的用途.................................................................................

1.3 层次化整理的特点.................................................................................

1.4 层次化整理的过程.................................................................................

1.4.1 任务划分......................................................................................

1.4.2 层次建立......................................................................................

1.4.3 层次和并......................................................................................

2. 数模混合--模拟电路层次化整理....................................................................

2.1 模拟电路的特点.....................................................................................

2.1.1 全定制设计..................................................................................

2.1.2 器件匹配......................................................................................

2.1.3 多电源设计..................................................................................

2.2 运算放大器.............................................................................................

1. 差分放大器.....................................................................................

2. 电流镜.............................................................................................

3. 整理要点.........................................................................................

2.3 带隙基准...............................................................................................

1. 基本电路结构.................................................................................

2. 与CMOS工艺的兼容性...............................................................

3. 基准分布方法.................................................................................

4. 整理方法和步骤.............................................................................

附录--基础知识点...............................................................................................

1. 偏置电流.................................................................................................

数模混合--层次化整理
1. 层次化整理的概念

网表提取完成后，设计人员获得的是一个平面网表（flat netlist），这个网表仅包含基本单元（基本数字的单元和模拟器件）。在映射基本单元库和模拟器件库后，该平面网表可以表达成一个平面电路图。

层次化整理是指利用人机交互操作和自动化算法相结合的方法，在平面电路图中识别出功能模块，自上而下的重构出层次化的电路结构，并且将各个层次的电路图绘制成易读的、直观形式的过程。

在不引起混淆的情况下，下面中所提到的层次化整理简称为“整理”。

如下图中形象的表达了层次化整理的概念，左边是整理前的平面电路图，电路图中只有基本单元，没有任何的层次化；右边是整理后形成的层次化电路图，每部包含了各级功能模块。

图 1 层次化整理的概念

层次化整理是集成电路反向分析中较为独特的步骤。

正向设计总是自顶向下的构造各级模块，本身就是一个层次化设计的过程，不存在层次化重建的过程。

反向分析时，网表提取的结果是平面电路图，设计人员必须通过额外的整理步骤才能重建芯片的层次结构。

设计人员的领域知识（domain knowledge）在层次化整理中很重要，整理的过程也是设计人员对芯片原始设计的理解。

如果芯片原始设计的层次结构清晰，层次化整理就相对简单；如果芯片的原始设计层次结构混乱，无用、重复和费解的电路结构较多，会对设计人员的层次化整理造成困难。

1. 层次化整理的用途

稍为复杂的系统或芯片都会采用层次化、模块化的设计方法。平面电路图将过多的信息展示在同一层次上，且器件和信号的排序缺乏规律，超出了设计人员的认知能力。

通过层次化整理，平面电路图被重组成一系列较为简单的模块，设计人员就能够理解电路原理，从而掌控芯片的原始设计思想。

层次化整理的另一个用途就是配合仿真来分析和定位网表中的提取错误。王表提取完毕后，即使经过电学规则检查、版图LVS验证等步骤，网表中任然不免存在少量错误。

这时就有必要通过仿真来发现和修正网表提取错误，经过整理后的电路通常具有清晰的层次结构，对此可以先后进行模块级放置、顶层电路仿真的逐级仿真方案，从而快速定位网表提取错误。

同时，整理过程本身也可以也可帮助发现网表提取错误。当一个功能模块存在令人费解的结构时，就应当有理由怀疑可能存在提取错误。例如：一个由16个触发器构成的传输寄存器，其中15个的复位或时钟均连在一起，只有一个触发器的复位端或时钟端连接其他的信号，那个这个触发器的复位端或时钟端的线网连接很有可能存在提取错误。

1. 层次化整理的特点

网表时一种连接性关系的表示，而电路图是一种图形表示形式。常见EDA软件并不严格区分这两种不同的表达形式。

例如，在Cadence软件中，每个单元均有一个schematic视图，这个视图既包含图形显示信息，又包含了连接关系信息。

多出的EDA软件都提供了电路图编辑功能，通过可视化的操作界面绘制一个电路图，然后软件根据电路图中单元摆放位置、引线名称和引线坐标等坐标信息确定单元之间的连接关系。

在层次化整理过程中，网表的连接关系是不能修改和改变的，只能改变层次结构及电路图布局布线形式。

层次化整理的结果是一个与原有平面电路图连接关系完全一致的层次化电路图。如果将整理完毕的层次化电路图与原有的平面电路图进行SVS（schematic versus schematic）对比，那么对比的结果应该是完全匹配的。

1. 层次化整理的过程

层次化整理实际上包含两项工作：

建立层次化的电路结构；
将层次化的电路图绘制成易读的形式；

建立层次化电路结构的关键是识别各个层次的功能模块（functional block）。

功能模块具有完整的特定功能，将平面电路图中的功能模块创建成宏单元（macrocell），并且将这部分功能模块子电路替换成宏单元的一个实例，那么平面电路图就得到简化。

这个过程迭代进行，最终就可以得到将原始的平面电路图组织成清晰的层次化结构。

层次化整理的关键目的在于理解原有芯片的设计思路。仅仅将平面电路图重组成宏单元层次任然是不够的，还需要将各个宏单元电路图绘制成符合习惯、直观易读的形式，下图中的两个电路图很好的说明了这一点。

图 2 布局布线调整前后的电路图比较

图中的两个电路图完全同构，但是由于左图没有按照工程师习惯的方式绘制，因此其功能并非显而易见；而右图则直观易读，只要具有一定的电路知识，就可以判断出这是一个差分放大电路。

层次化整理的过程可以分为任务划分、层次建立和层次合并三个步骤，如下图所示。

图 3 层次化整理的流程示意图

任务划分可以将全芯片的平面电路图分解成若干个小的平面电路图。对于这些小的电路图可以分别进行层次化整理，从而得到多个层次化电路图。

最后，多个层次化电路图可以合并成全芯片范围的完整的层次电路图。

对于规模较小的电路图，通常可以跳过任务划分阶段，直接进行层次整理。

1. 1. 任务划分

在对一个芯片的平面电路图进行整理时，首先要根据芯片图像进行任务划分，将一个大的平面电路图划分成多个小的平面电路图。

这个步骤可以理解为自顶向下（Top-Down）的任务分解。

任务划分之后，不但可以将原来较大的平面电路图分而治之，还可以将多个小的平面电路图分配给多个工程师同时进行整理，从而加快工作效率和进度。

那么如何进行任务划分呢？

解：较为有效的任务划分应该使划分后的各个平面电路图之间的耦合度和相关度尽可能的降到最低。

如果平面电路图之间的耦合度较大，这就意味着很多功能模块会跨越若干平面电路图的边界，导致在任何一个平面电路图内这些功能模块均不完整，也就无法有效的整理。

由于芯片在正向设计时采用了自顶向下的模块化设计，因此一个较为有效的任务划分应该以正向设计的模块边界为依据。

研究版图模块布局和分析芯片的规格说明书时确定模块边界的重要手段。

研究版图模块布局

很多芯片包含了全定制设计的模块，这些模块的版图是按照电路图的层次结构手工绘制出来的。

各个功能模块之间会有一定的间隙，在这些间隙中没有器件。

另外，为了避免CMOS工艺的闩锁现象，通常会在功能模块的边界处加上“保护环”（guard ring）结构，如下图所示。

图 4 边界又保护环的独立功能模块

任务划分的一个方法是根据芯片版图上的边界（通常是多晶层图像中的空隙及保护环），对平面电路图进行划分。

由于芯片的版图模块与电路图模块又对应关系，因此这种按版图模块布局的任务划分具有较高的合理性。

这种方法用于存储电路、模拟电路和全定制数字电路的整理特别有效；而对采用逻辑综合和自动布局布线方法设计的数字电路设计芯片，由于采用软件自动布局布线功能，此功能遵循着速度和面积平衡原则，所以在版图上没有明显的模块边界，这种任务划分方法无法使用。

分析规格说明书

芯片的规格说明书（datasheet）是用于描述该芯片功能和接口的技术文档，通常包含封装尺寸、引脚定义、电路规格、电路规格、输入建立时间、输出延时时间和工作频率等内容。

规格说明书是提供给使用该芯片的系统工程师的参考资料。作为芯片公开的技术文档，规格说明书对芯片的层次化整理具有重要的提示作用。

首先，规格说明书对芯片功能及性能规格的描述可以使工程师推测芯片的内部结构和实现方式。通过进一步搜索相关电路实现的技术资料，并结合芯片图像和网表，就可以判断出实际芯片电路的实现方法。

其次，引脚定义也给出了整理线索，例如，数字芯片中的数据总线引脚可以帮助工程师定位芯片内部的数据总线；而外部时钟信号输入引脚则提供了芯片内部时钟系统整理的线索。

另一个对层次化整理有重要帮助的信息是芯片的结构图（block diagram）。

结构框图显示了芯片内部的主要模块及它们之间的信号连接概况。由于层次化整理最重要创建出顶层电路图，结构框图实际上指示了顶层电路图的模块划分。如下图所示，给出一个芯片规格说明书中的结构框图和层次化整理完后的实际顶层电路，可以看出，整理后的顶层电路图和结构框图具有高度的一致性。

图 5 datasheet中的结构框图和整理后的层次化电路图

有些芯片（尤其是专用芯片）没有规格说明书，甚至引脚定义也无法获得。由于对该芯片缺乏了解，无法使用电路领域的知识来识别芯片的功能模块，因此层次化整理的难度会很大。这种情况下，可以通过研究芯片具体应用的印刷电路板来推断其各个引脚功能。例如，该芯片的一个管脚连接了晶体振荡器的输出，那么就可以判断处这个管脚是芯片的时钟输入端。

1. 1. 层次建立

层次建立采用的是自底向上（bottom up）的一种整理方法，即首先在平面电路中识别出小的宏单元，然后再识别有这些小的宏单元组成的大的宏单元，该操作迭代进行直至顶层电路图被简化为包含少量大的功能模块的电路图。

在功能模块的识别过程中，工程师需要掌握相关电路的常用结构，并且能够根据版图特点来发现整理的起点和线索。

例如，组成功率放大器的MOS管通常尺寸较大，当发现芯片图像上存在大尺寸的PMOS管和NMOS管时，应考虑到这些器件可能组成功率放大器；另外，芯片图像上放置对称、尺寸匹配的MOS管很可能会构成差分放大器或者电流镜。

工程师的专业领域知识对识别功能模块也有很重要的帮助。在一些情况下，功能模块边界的确定没有严格的标准，这时可以根据工程师的专业领域知识，按照最符合设计习惯的方式确定功能模块的边界。同时将宏单元绘制成易读的和符合设计习惯的形式。

功能模块找到后就可以进行宏单元的替换。宏单元的替换分为两个步骤：

首先创建一个与功能模块结构相同的宏单元
然后再将平面电路图中功能模块对应的子电路用该宏单元的一个实例来替代。

在替代过程中，该功能模块与平面电路图其他部分的连接线要重新连接到宏单元实例的对应端口上，如下图所示。

图 6 将功能模块替换为宏单元实例

宏单元电路可能会在平面电路图中出现多次，在这种情况下可以利用电路图同构匹配算法搜索其他的宏单元实例，将这些同构的子电路均替换成宏单元实例。

1. 1. 层次和并

当任务划分得到的各个平面电路图均完成层次化整理后，还需要将它们整合成一个完整的层次化电路图。

将电路图拼在一起后，顶层电路包含了来自各电路图的若干个大的功能模块。针对此时的顶层电路继续进行层次化建立步骤，将这些大的功能模块替换成更大的功能模块。

此步骤要求对芯片的顶层架构又很好的掌握，有工程师单独完成。

大规模电路通过任务划分交由多个工程师整理时，同构的功能模块可能出现在不同的平面电路中，工程师在各自的层次建立过程中会为这些同构的功能模块创建不同名称的宏单元，这就造成了宏单元库的冗余。

层次合并阶段的另一个工作就是删除冗余的宏单元模块。计算机辅助整理工具可以用来判断库中是否存在同构的宏单元。发现同构的宏单元后，计算机辅助整理工具就只保留一个宏单元，并将其他同构宏单元的实例替换为被保留宏单元实例。

2. 数模混合--模拟电路层次化整理

层次化整理最重要的应用领域时模拟电路。模拟电路时基于层次化的设计方法进行的，其版图也是完全依照电路图利用全定制方法实现的，因此模拟电路的电路图与版图之间由很强的对应关系。

现有的整理技术完全可以重建原始的层次化电路图。

1. 模拟电路的特点
  1. 全定制设计

模拟电路都是通过全定制的方法设计出来的。在正向设计过程中，工程师依据芯片需求设计出层次化的电路图，然后先为底层的电路图建立版图，再在高层引用底层的版图单元。

如前所描述，为了降低闩锁等不良效应，功能模块的版图周围通常会放置保护环。因此在版图布局上，各个功能模块可以利用保护环作为模块边界。

全定制设计另一个有利于层次化整理的特点是：相关器件的版图邻近性。

组成同一个功能模块的器件在版图布局上一般是邻近的；换言之，版图位置相关的器件在功能上往往也是相关的。因此在层次化整理过程中，完全可以按照版图位置一部分一部分地进行分析整理。

全定制版图设计有时也会给层次化整理带来一些挑战。有些模拟电路芯片从优化性能及减少芯片面积等方面考虑，会充分利用制造工艺线的特点，使用寄生效应来实现某些电路的关键器件。

如若在缺乏经验的情况下，往往容易忽略这些寄生器件，从而难以完整的还原原始设计。

2.1.2 器件匹配

模拟电路的版图包含大量匹配器件，这些器件组成了差分对、电流镜、电流源等子电路。

匹配器件在版图实现上通常给配对出现，并且几何尺寸较大，以减少生产时引入的误差。在整理过程中应该首先关注匹配器件，然后再考虑其他器件。

差分对、电流镜等结构一般使用等值匹配，即两个器件的尺寸完全相等；而有些结构是按照倍数匹配的，多个串并联的等值电阻实现倍数匹配的常见方法。这些等值匹配或者倍数匹配的信息可以帮助工程师寻找整理线索。

几何尺寸较小的晶体管通常不是关键器件，在整理电路时可以先忽略，很多实用电路在设计时会考虑功耗问题，电路在待机状态下要关闭电流。控制电流关闭的器件一般几何尺寸较小，并且在版图上的摆放位置比较随意。

2.1.3 多电源设计

数字电路一般只有一对电源线和地线，模拟电路（尤其是电源管理类电路）往往会使用多个电源。

多电源设计会增加网表提取的难度，但是对层次化整理却可以提供很大帮助。绝大多数情况下，一个功能模块只会使用一对电源和地线，因此电源信号可以帮助划分模块。

1. 运算放大器

运算放大器（operational amplifier AMP）是一种高增益的差分放大器，它被广泛的应用于模拟电路和数模混合电路中。几乎所有的模拟电路芯片均包含若干个运算放大器，因此掌握运算放大器的整理方法非常重要。

一个理想的运算放大器的电压增益为无穷大，输入阻抗无穷大而输出阻抗为零。

实际的运算放大器的电压增益在10^2--10^4之间。如下图所示，运算放大器的符合图和基本框图。

图 7 运算放大器的符号图和框图

典型的运算放大器由三级组成：第一级时差分放大器；第二级提供高增益的信号放大；最后输出级提供电流放大功能，使之能够驱动小阻抗的负载。

在绝大部分的实际应用中，运算放大器通常都需要连接一个（负）反馈电路，如上图中Cf的即是反馈电容。

运算放大器既可以用三极管实现，也可以用MOS管实现。运算放大器可以独立作为一个通用芯片：仙童半导体在1965年就基于双极制造工艺推出了首款通用的运算放大器uA-709，而随后推出的uA-741则已成为经典的运算放大器芯片。一个运算放大器一般需要20~30个晶体管来实现，如下图8所示，图中给出了已给三极管实现的简化的运算放大器。

与双极工艺的通用运算放大器不同，CMOS运算放大器常常作为芯片内部集成的模块使用，用于专用目的。

CMOS运算放大器一般不需要驱动低阻抗的电阻性负载，只需要驱动高阻性的电容性负载，因此在实现上可以忽略输出级。图9给出了一个MOS管实现的简单运算放大器。

运算放大器的两个基本子电路：构成输入级的差分放大器，以及用作负载或作为偏置电路的电流镜。

图 8 三极管实现的运算放大器

图 9 MOS管实现的运算放大器

差分放大器

差分放大器（differential amplifier AMP）是运算放大器中最常见的输入级。图10给出了典型的MOS管和三极管实现的差分放大器。

由于差分放大器中两个输入晶体管的参数完全匹配，因此这两个晶体管被成为差分对（differential pair）。在电路连接上，差分对的两个MOS管的源端连接在一起，栅端分别连接输入的两个差分信号，而漏端为输出的差分放大信号。

图 10 基本的差分放大器电路

差分对的两个晶体管的尺寸通常比较大，并且它们的版图位置也比较邻近。任何制作工艺都存在一定的误差，版图位置越邻近，工艺误差越小。当尺寸较大时，误差带来的相对失配就越小。如下图中所示，中间的四个MOS管构成了差分对，为了进一步确保晶体管的匹配，这四个晶体管的两侧还放置了陪衬NMOS管（dummy transistor）。陪衬NMOS管的源级、漏极和栅极在M1层图像中均连接GND，因此无电路意义。

图 11 差分对的版图实现

电流镜

在模拟电路的设计中，经常需要对指定的基准电流进行复制。电流镜（current mirror）就是一种电流复制电路。如图12分别给出了由MOS管和三极管实现的基本电流镜。

图 12 基本电流镜

运算放大器中经常使用到电流镜。图13是一个运算放大器，其中M1和M2组成的电流镜为差分放大器提供偏置电流，而M3和M4组成的电流镜则作为差分放大器的负载。当电流镜做差分对的负载时，可以将双端的差分信号变成单端信号输出。

图 13 运算放大器的电流镜

如下图14给出了电流镜的几种改进形式。其中：

(a)是级联电流镜，与基本电流镜相比，该电路结构能够显著提高输出阻抗，减少电流复制时的失配；

(b)被称为Wilson电流镜，这种电流镜通过负电流反馈的原理来提高输出阻抗，虽然少用了一个晶体管，但它的输出阻抗与级联电流镜具有可比性；

(c)时另一种电流镜的改进形式。

图 14 电流镜的改进形式

差分对的两个晶体管的尺寸一般都是1:1匹配的，而电流镜的晶体管可以时1:1匹配，也可以按一定的倍率关系匹配。在一定倍率匹配时，电流镜通常使用多个并联的相同尺寸晶体管来实现。

整理要点

根据运算放大器的组成结构及子电路的特点，运算放大器可按照下面的步骤进行整理。

找到输入级的差分对。若运算放大器的输入端口是已知的，那么从端口入手输入级；否则，可以根据差分对在版图上的匹配、尺寸较大的特点，从芯片图像入手寻找差分对。需要注意的是从芯片图像上找到的匹配晶体管还需要验证其引脚连接是否构成差分对，以区分电流镜中的匹配管。也可通过搜索同构的方式搜索。
分析差分放大器的负载电路和偏置电路。电流镜常用作负载或偏置，这里要注意电流镜的集中改进形式。差分放大器的负载也有可能由电流源、折叠共源共栅（cascade folder）等构成。根据差分对的输出确定后级放大器的设计方式，对每一级放大器均需要分析其负载或偏执的实现方式。
分析反馈电路设计。电容和电阻是最常见的反馈器件。CMOS电路有时候会采用源漏短接的MOS管作为反馈电容，采用这种电容的优点在于标准CMOS制造工艺即满足要求，当然性能会比双多晶电容差一些。
确定组成运算放大器的其他器件的功能。
1. 带隙基准

很多模拟电路中都存在基准电压源或基准电流源，当供电电压波动或者环境温度变化时，基准电压或者电流可以基本保持不变化。

带隙基准（bandgap reference）是最常见的基准产生器，它充分利用了半导体物理特性与温度之间的变化关系，可实现与温度无关的基准电压。

大多数半导体物理效应与温度相关，因此要实现一个与环境温度无关的基准电压，一种可行的方法是找到两个电压：一个与温度正相关，即温度上升电压也上升；另一个与温度负相关，即温度上升而电压则下降。将这两个电压进行叠加，从而抵消温度变化带来的影响，这就是带隙基准的基本原理。

图 15 VBE和ΔVBE随环境温度变化关系图

三极管的基极和发射机之间的压差VBE是一个与温度负相关的电压值；而当两个三极管发射机电流不同时，这两个三极管之间的VBE差值ΔVBE是一个与温度正相关的电压值，如图15所给出了VBE和ΔVBE随环境温度变化的关系图。有了这两个电压值，根据公式VREF=αVBE+βΔVBE，只要选择合适的α和β的值，就可以设计得到与温度无关的基准电压VREF。

基本电路结构

根据上面的分析，为了获得与温度无关的基准电压VREF，需要将电压VBE和ΔVBE按一定系数叠加在一起。

三极管的发射极电流与发射极的面积存在线性关系，因此两个发射极之间面积存在倍数关系的三极管可以用来实现ΔVBE。电压的叠加操作则可以使用一个运算放大器来实现（运算放大器最初就是为了完成电压各种运算操作而设计的），下图所示为带隙基准的原理图。

图 16 带隙基准原理图

与CMOS工艺的兼容性

由于带隙基准需要使用三极管，因此必须考虑如何利用标准的CMOS制造工艺来实现三极管。在N阱CMOS工艺中，可以利用寄生效应来实现衬底型PNP管（substrate PNP）。

下图所示中，N阱中的一块P+注入充当了三极管的发射极，N阱本身作为基极，而集电极则由P-衬底实现。这种三极管与标准CMOS工艺完全兼容，易于实现；但这种三极管的集电极必须与芯片的衬底电位（通常是地线）相连，因此需要对基本的带隙基准电路做适当的修改。

图 17 CMOS工艺中实现PNP三级

下图中的带隙基准电路使用了PNP型三极管，这些PNP管的集电极全部接地。

图 18 与CMOS工艺兼容的带隙基准原理图

基准分布方法

模拟芯片中存在的数模和模数转换器以及大量的运算放大器均需要使用基准电流或者电压，这就产生了如何将带隙基准产生的基准电流和电压传递到芯片的其他模块的问题。下图中给出了一个简单的基准电压分布方法。

图 19 基于电压的基准分布方法

图19给出的基准分布方法利用电流镜向若干个电路模块复制基准电压IREF。如过I1、I2、.....In与IREF之间要求严格匹配，那么就必须考虑导线电阻的问题。当使用基准的模块与基准产生器之间距离很远时，积累的导线电阻将会造成电流镜复制出来的电流与原始的基准电流有一定误差，因此不能忽略。

造成图19基准分布误差的根源是这种基准分布方法实际上是利用电压进行分布，而导线电阻引入了不可忽略的压降。

解决以上误差的一个方法就是基于电流进行基准传递，图20给出了这样的一个电路实现。图20的基准分布方法将基准电流分布到各个电路模块中，然后在各个电路模块中再利用电流镜对基准电路进行复制。导线电阻引入的压降误差不会对电流镜复制出的电流产生影响。

图 20 基于电流的基准分布方法

整理方法和步骤

根据前文中对于带隙基准电路的分析，可以得到下面具体的整理方法和步骤。带隙基准需要使用VBE和ΔVBE，因此第一步就是找到产生VBE和ΔVBE的三极管阵列。带隙基准电路需要用到一个单独的三极管和若干个并联在一起的三极管，这些晶体管的尺寸是完全匹配的。

构成带隙基准的晶体管阵列很容易在芯片图片识别出来，因此可以作为模拟电路整列的一个重要起点线索。

图21给出了一个典型的集体管阵列实例，改阵列共有9个晶体管，其中周围的八个晶体管是并联在一起的。

图 21 带隙基准中的三极管阵列

三极管找到以后，根据图18可以通过晶体管的发射极找到电阻，然后在确定运算放大器的实现电路。需要注意，通常运算放大器的输出电压就是基准电压。接下来需要分析的就是基准分布方法，以确定基准电压或者电流是如何输出到其他模块中的。

数模混合--操作与初识

在进行数模混合电路的整理中，需要对数字和模拟电路进行具体分析和整理，同时在进行数模混合整理时，需要了解到为什么模拟和数字需要遵循版图而进行放置和整理，而不是根据数据流的方式，因为在进行定制化数模混合芯片的设计过程中需要按照层次化对功能模块进行单独的设计和版图设计，为了速度和面积达到平衡，需要进行较为明确的模块化设计，所以在对数模混合芯片的整理过程中需要先考虑版图而进行整理。