信号完整性读书笔记（一、概述）

完整性读书笔记（一、概述）"/>

信号完整性读书笔记（一、概述）

1. 1 什么是信号完整性

数字电路中的“0”、“1”码是通过电压或电流波形来传递的，信号是数字的，但是承载这些信息的电压或电流波形却是模拟的，噪声、损耗、供电的不稳定等多种因素都会使电压或电流波形发生畸变，如果畸变严重到一定程度，接收端的器件可能误判断发送端器件输出的“0”、“1”码，这就是信号完整性问题。
广义上讲，信号完整性（Signal Integrity，SI）包括由于互连、电源、器件等引起的所有信号质量及延时等问题。

1. 2 SI 问题的根源

信号完整性问题和很多因素有关，频率提高、上升时间减小、摆幅降低、互连通道不理想、供电环境恶劣、通道之间延时不一致等都可能导致信号完整性问题。
究其根源，主要是因为信号速度很高，也就是说信号的上升时间减小了。
由信号的周期频率公式： f = 1 T f=\frac{1}{T} f=T1​可知，信号的上升时间越小，就等价于信号中包含的高频成分越多，高频分量和通道间的相互作用就可能使信号产生严重的畸变。
一方面，陡峭的上升沿使得信号完整性问题更加严重；另一方面，芯片生产工艺的提升使得信号的上升时间越来越短，进而导致信号完整性问题更加突出。目前最先进的芯片生产工艺已经达到4nm甚至更小的尺寸水平，晶体管沟道长度大大缩短，晶体管开关时间更短，这也意味着信号上升时间的缩短。
电源时钟频率提高，要求信号上升时间缩短，同时信号的稳定有效电平的可用时间窗口缩短，对噪声的容忍度下降。此外，随着行业的发展，信号摆幅也大幅下降，低速时代常见的信号摆幅是5V和3.3V，但在目前的10G高速互连中，信号摆幅已降到800mV左右，信号对噪声更加敏感。
总之，信号完整性的根源在于信号上升时间减小而导致高频成分增多。

1.3 新的设计方法

掌握信号完整性问题的相关知识。
系统设计阶段采用规避信号完整性风险的设计方案，搭建稳健的系统构架。
对目标电路板上的信号进行分类，识别潜在的 SI 风险，确定 SI 设计的总体原则。
在原理图阶段，按照一定的方法对部分问题提前进行 SI 设计。
PCB布线阶段使用仿真工具量化信号的各项性能指标，制定详细SI设计规则。
PCB布线结束后使用仿真工具验证信号电源等网络的各项性能指标，并适当修改。

1.4 SI 设计的难点

难点之一在于影响信号质量的因素非常多，这些因素有时又相互依赖、互相影响、交叉在一起，抑制了某一因素的影响可能又导致了其他方面因素的恶化。
另一方面，有些影响信号传输的因素是可控的，而有些是不可控的。比如，板级设计中，工程师对所用芯片的具体性能并不完全了解，一般情况下也不具备条件对芯片的各方面性能进行全面摸底测试，对有些问题很难得到芯片级的仿真模型，导致无法评估。

1.5 SI 设计的误区

1、误区1：只要跟着流程做，就可以做好SI设计
流程无法覆盖SI设计中的众多细节问题。
例如对于电平有效信号（如地址数据等），我们关注的是时间窗口的宽度，可以容忍适度的幅度噪声，边沿是否单调不是关注的重点；但对于边沿有效信号（时钟或其他触发信号等），我们关注的是边沿的单调性，高低电平处的噪声不是关注的重点。
SI设计非常灵活，充满了创造性，流程是无法涵盖的。
2、误区2：没有针对性，不分轻重
不同性质的信号关注的重点不一样。
对于吉赫以上的高速串行信号非常关注通道中的互连线、过孔、连接器等结构的优化，这些措施用在只有几兆赫的普通信号上就完全没有必要。时钟信号由于要考虑频谱和相噪，非常关注电源的质量，要求也会很严格，如此严格的要求用在普通的局部总线上同样没必要。
产品设计不但要考虑性能，成本和可实现性也同样重要，要求过严可能最终无法实现或成本过高，要求过松可能达不到性能要求。
3、误区3：盲从于设计规则
有很多设计规则，例如：高速信号串33Ω电阻、时钟信号走内层、避免直角走线、间距满足3W规则、使用20H原则处理电地平面、芯片每个电源引脚加一个0.1uF 电容等。
但是要知道，SI 设计是为了解决特定工程遇到的问题，当前遇到的问题是什么？各种规则是解决什么问题的？哪些规则能解决当前的问题？能在多大程度上解决？这些问题不搞清楚，盲目地强行应用规则，没有多大意义，很多时候也行不通。
4、误区4：不重视量化评估
举例来说：磁珠滤波电路的设计问题。
具体问题具体分析，不同的应用对电源的需求是不一样的，没有通用的磁珠滤波设计。有些电路的电流需求几乎可以认为是恒定的，没有高频电流需求，只需要把电源中的高频成分衰减到一定程度就可以了，这时我们只需要关注滤波电路的频响特性。但在有些设计中，不但需要抑制外部电源噪声，电路本身也有瞬态电流需求，也会产生瞬态噪声，这时对电源系统的阻抗也有要求，需要把滤波电路的频响特性和电源系统的阻抗特性联合起来设计。没有针对性的量化评估是不可能完成的。
5、误区5：片面追求解决个别问题，忽视其他问题
举例来说：时序设计中的等长走线问题。
如果对等长要求过于严格，布线的时候必须反复绕线才能满足等长要求。结果走线非常密集，增加了很多可以避免的串扰风险。在一些低成本的电路板上，很多信号线都走在表层，远端串扰非常大，串扰带来的延时不确定性远高于走线不等长的影响，这种做法得不偿失。走线等长要求最终还是为了调整信号的延时，所有影响信号延时的因素要放在一起综合考虑，不能只关注走线长度这一个因素。

1.6 关于经验法则

要想正确使用经验法则，必须了解其背后的机理、影响、前提条件等。

1.7 SI 设计与 SI 仿真

仿真可以降低设计风险，前提是正确仿真并正确解读仿真结果。
错误解读仿真结果会带来更大的“有意识犯错”的风险。
仿真应该变成一种习惯，但应清楚它只是设计手段的一种，而不是全部。
不要把仿真变成简单的软件操作，要用SI 设计的思想赋予仿真更多的内涵。
仿真的关键在于仿什么、怎么仿。
仿真应建立在对 SI 理论深入理解的基础上，理论基础越扎实，仿真效果就越好，误用仿真结果的风险就越小。
去支配仿真工具，不要被仿真工具支配。

1.8 SI 设计的特点

1、SI 设计是个性化的
不同的工程有不同的设计重点，要根据具体的工程进行有针对性的SI设计。
例如，对于局部总线，关注的仅仅是信号本身的质量，对反射、串扰、电源滤波等几个方面简单的设计就能让电路正常工作。
在高速同步总线DDR中，只关注反射串扰电源等基本问题还不够，信号波形本身质量好，不能保证电路正常工作，还需要满足时序要求。
时钟电路中，设计的重点在于保证时钟边沿的单调性、时钟频谱的纯净度、时钟的抖动等性能指标。
在GHz高速串行互连中，通道的影响至关重要，通道损耗和阻抗连续性是设计重点之一。
总之，SI 设计要适应不同工程的要求，进行个案设计，没有包治百病的药方。
2、SI 设计是系统工程
很多SI 问题无法使用单一措施进行解决，需要多种措施相互辅佐共同起作用才能成功。
比如，简单的点对多点拓扑互连，可能会有几个接收端的信号波形很差，单一的末端并联端接无法解决这个问题，还需要结合线长和线宽调整、拓扑调整或者使用阻尼电阻等措施，才能最终解决信号质量的问题。
3、SI 设计是平衡的艺术
很多SI 规则会互相冲突，必须懂得平衡。
比如，小的去耦电容要尽量靠近芯片的引脚放置，另一方面，信号线的串联端接电阻也要求尽量靠近驱动器放置，但是往往芯片周边的空间非常拥挤，无法同时让这两个要求都达到最优，这就需要找到折中方案。
通常使用多个信号层和平面层可以更好地改善SI性能，但是目前电子产品的成本压力很大，这就需要在性能和成本之间进行平衡，寻找折中方案。

1.9 基础很重要

SI 问题看似繁杂，但是只要有了坚实的基础知识，这些问题就会有一个清晰的脉络，遇到问题时就不会无所适从。
无论对于知识的积累还是SI 工程设计与测试，打好理论基础都非常重要。SI设计是一门“理性的艺术”，设计方案的好坏直接取决于对基础理论的掌握程度。