5G NR标准: 第19章 毫米波射频技术

毫米波射频技术"/>

5G NR标准: 第19章 毫米波射频技术

第19章　毫米波射频技术

现有的 2G、3G 和 4G 移动通信 3GPP 规范适用于 6 GHz 以下的频率范围，相应的 RF 要求考虑了与 6 GHz 以下操作相关的技术方面。 NR 也在这些频率范围内运行（标识为频率范围 1），但另外还将定义为在 24.25 GHz（频率范围 2 或 FR2）以上运行，也称为毫米波频率。 为 NR 基站和设备定义 RF 性能和设置 RF 要求的一个基本方面是改变用于 RF 实施的技术，以支持在更高频率下运行。 在本章中，介绍了与毫米波技术相关的一些重要和基本方面，以便更好地了解毫米波技术可以提供的性能以及局限性。 本章讨论模数/数模转换器和功率放大器，包括可实现的输出功率与效率和线性度的关系等方面。 此外，还提供了一些关于接收机基本指标的详细见解，例如噪声系数、带宽、动态范围、功耗和指标之间的依赖关系。 还涵盖了频率生成机制和相关的相位噪声方面。 毫米波滤波器是另一个重要部分，表明各种技术可实现的性能以及将滤波器集成到 NR 实施中的可行性。 本章中使用的数据集表明了当前最先进的能力和性能，它们要么在其他地方发布，要么作为 3GPP 开发 NR 研究的一部分提出 [11]。 请注意，无论是 3GPP 规范还是此处的讨论均未对频率范围 2 中的 NR 进行任何限制、特定模型或实施。讨论强调并分析了毫米波接收器和发射器 RF 实施的不同可能性。 另一个方面是，基本上频率范围 2 中的所有操作都将与使用大天线阵列尺寸的有源天线系统基站和具有多天线实施的设备一起进行。 虽然这是通过较小规模的毫米波频率天线实现的，但它也增加了复杂性。 具有许多收发器和天线的毫米波系统所需的紧凑构建实践需要对小区域或体积内的电源效率和散热进行仔细且通常复杂的考虑。 这些考虑直接影响可实现的性能和可能的 RF 要求。 这里的讨论在很多方面都适用于 NR 基站和 NR 设备，还需要注意的是，与 6 GHz 以下的频段相比，设备和基站之间的毫米波收发器实现差异较小。

19.1　ADC和DAC

毫米波通信可用的更大带宽将对接收器和发射器中模拟域和数字域之间的数据转换接口提出挑战。 基于信噪比 (SNDR) 的 Schreier 品质因数 (FoM) 是一种广泛接受的模数转换器 (ADC) 指标，由 [61] 定义，

SNDR 以 dB 为单位， 功耗 P（以 W 为单位）和奈奎斯特采样频率 fs（以 Hz 为单位）。

图 19.1 显示了大量 ADC 的 Schreier FoM 与 Nyquist 采样频率 fs（大多数转换器为 52 3 BW），发表在该研究领域两个最受认可的会议 [62] 上。 虚线表示 FoM 包络，对于低于约 100 MHz 的采样频率，该包络恒定在大约 180 dB。 在 FoM 不变的情况下，带宽每增加一倍或 SNDR 增加 3 dB，功耗就会增加一倍。 高于 100 MHz 时会有额外的 10 dB/decade 损失，这意味着带宽加倍会使功耗增加 4 倍。尽管预期 FoM 包络会随着集成电路的持续发展而慢慢推向更高频率 技术，GHz 范围内的 RF 带宽不可避免地会导致模数转换的功率效率低下。 因此，毫米波 NR 假定的大带宽和阵列尺寸将导致 ADC 功率占用空间大，重要的是驱动 SNDR 要求的规格不要过高。 这适用于设备和基站。 对于相同的分辨率和速度，数模转换器 (DAC) 通常比对应的 ADC 更简单。 此外，虽然 ADC 操作通常涉及迭代过程，但 DAC 却没有。 DAC 对研究界的兴趣也大大减少。 虽然在结构上与对应的 ADC 有很大不同，但它们仍然可以使用相同的 FoM 进行基准测试，并呈现与 ADC 相似的数字。 与 ADC 一样，更大的带宽和对发射器不必要的高 SNDR 要求将导致更高的 DAC 功率占用。

19.2　本振和相位噪声

本机振荡器 (LO) 是所有现代通信系统中必不可少的组件，用于在收发器中向上或向下移动载波频率。 表征 LO 质量的参数是 LO 生成的信号的所谓相位噪声 (PN)。 简而言之，相位噪声衡量信号在频域中的稳定性。 对于偏移频率 Δf，其值以 dBc/Hz 为单位给出，它描述了振荡频率偏离所需频率 Δf 的可能性。 LO 相位噪声可能会显着影响系统性能；

这在图 19.2 中进行了说明，尽管对于单载波示例来说有些夸张，其中比较了 16-QAM 信号的星座图有和没有相位噪声的情况，这两种情况都包括加性高斯白噪声 (AWGN) 信号建模热噪声。 对于给定的符号错误率，相位噪声限制了可能使用的最高调制方案，如图 19.2 所示。 换句话说，不同的调制方案对本振相位噪声水平提出了不同的要求。

19.2.1　自由振荡器和锁相环的相位噪声特性

最常见的频率生成电路解决方案是使用压控振荡器 (VCO)。 图 19.3 显示了自由运行 VCO 在不同偏移频率区域的模型和特征 PN 行为，其中 f0 是振荡频率，Δf 是 f0 的偏移频率，Ps 是信号强度，Q 是负载品质因数 对于谐振器，F 是一个经验拟合参数，但具有噪声系数的物理意义，Δf1/f3 是使用中的有源器件的 1/f 噪声转角频率 [57]。 从图 19.3 中的 Leeson 公式可以得出以下结论：

1. 振荡频率 f0 每增加一倍，PN 增加 6 dB；
2. PN与信号强度Ps成反比；
3. PN与谐振器负载品质因数Q的平方成反比；
4. 1/f 噪声上变频导致接近载波的 PN 增加（小偏移）。

因此，有几个参数可用于 VCO 开发中的设计权衡。 为了对采用不同半导体技术和电路拓扑制造的 VCO 进行性能比较，经常使用品质因数 (FoM)，它考虑了功耗，因此可以进行公平比较：

这里 PNVCO(Δf) 是相位噪声 以 dBc/Hz 为单位的 VCO 和以瓦特为单位的 PDC 的功耗。 该表达式的一个显着结果是线性电源中的相位噪声和功耗都与 f02 成正比。 因此，要在将 f0 增加 N 倍的同时将相位噪声电平保持在某个偏移量，将需要将功率增加 N2（假设 FoM 值固定）。 抑制相位噪声的常用方法是应用锁相环 (PLL) [18]。 基本 PLL 构建块包含 VCO、分频器、相位检测器、环路滤波器和高稳定性低频参考源，例如晶体振荡器。 PLL 输出的总相位噪声由环路带宽外的 VCO 和环路内的参考振荡器的贡献组成。 鉴相器和分频器也增加了显着的噪声贡献。 作为毫米波 LO 典型行为的示例，图 19.4 显示了通过在较低频率应用 PLL 然后乘以高达 28 GHz 产生的 28 GHz LO 的测量相位噪声。

有四种不同的偏移范围显示出不同的特性：

1. f1，对于小偏移，,10 kHz：由于 1/f 噪声上变频，B30 dB/decade 滚降；
2. f2，用于 PLL 带宽内的偏移：相对平坦且由多个贡献组成；
3. f3，对于大于 PLL 带宽的偏移：B20 dB/decade 滚降，由 VCO 相位噪声主导；
4. f4，对于更大的偏移，0.10 MHz：平坦，由于本底噪声有限。

19.2.2　毫米波信号生成的挑战

由于相位噪声随频率增加，例如，将振荡频率从 3 GHz 增加到 30 GHz，将导致在给定偏移频率下基本 PN 降低 20 dB。 这肯定会限制可用于毫米波的 PN 敏感调制方案的最高阶数，从而限制毫米波通信可实现的频谱效率。 毫米波 LO 还受到品质因数 Q 和信号功率 Ps 下降的影响。 Leeson 方程告诉我们，为了实现低相位噪声，需要最大化 Q 和 Ps，同时最小化有源器件的噪声系数。 不幸的是，当振荡频率增加时，这三个因素会产生不利影响。 在单片 VCO 实现中，片上谐振器的 Q 值随着频率的增加而迅速降低，这主要是由于 (1) 寄生损耗的增加，例如金属损耗和/或衬底损耗，以及 (2) 变容器 Q 的降低。 同时，当频率变高时，振荡器的信号强度变得越来越有限。 这是因为更高频率的操作需要更先进的半导体器件，这些器件的击穿电压会随着特征尺寸的缩小而降低。 这通过观察到功率放大器的功率容量相对于频率的降低（每十倍频程 20 dB）得到证明，如第 19.3 节所述。 因此，在毫米波 LO 实现中广泛应用的一种方法是生成较低频率的 PLL，然后将信号乘以目标频率。 除了上面讨论的挑战之外，1/f 噪声的上变频会在靠近载波的地方产生一个额外的斜率。 1/f 噪声在很大程度上取决于技术，其中 CMOS 和 HEMT（高电子迁移率晶体管）等平面器件通常显示出比双极和 HBT 等垂直双极器件更高的 1/f 噪声。 完全集成的 MMIC/RFIC VCO 和 PLL 解决方案中使用的技术范围从 CMOS 和 BiCMOS 到 III V 材料，其中 InGaP HBT 由于其相对较低的 1/f 噪声和高击穿而广受欢迎。 偶尔也会使用 pHEMT 器件，即使受到严重的 1/f 噪声的影响。 为了从非常高的击穿电压中获益，已经使用 GaN FET 结构进行了一些开发，但 1/f 甚至高于 GaAs FET 器件，因此似乎抵消了击穿电压带来的增益。

图 19.5 总结了不同半导体技术在 100 kHz 偏置时的相位噪声性能与振荡频率的关系。 最后但同样重要的是，最近的研究揭示了 LO 本底噪声对系统性能的影响 [23]。 如果符号率低，这种影响是微不足道的。 当速率增加时，例如在 5G NR 中，平坦的本底噪声开始越来越多地影响调制信号的 EVM。

图 19.6 显示了发射机针对不同符号率和不同本底噪声电平测得的 EVM。 来自接收器 LO 本底噪声的影响是相似的。 这一观察结果可能意味着，在为宽带系统生成毫米波 LO 时，需要在技术选择、VCO 拓扑结构和倍频因子方面格外小心，以保持合理的低 PN 本底。

19.3　功放效率和无用发射的关系

射频 (RF) 构建块性能通常会随着频率的增加而降低。 对于给定的集成电路技术，功率放大器 (PA) 的功率能力大约每十年降低 20 dB，如图 19.7 所示，对于许多不同的半导体技术。

这种退化有一个根本原因； 正如所谓的约翰逊极限 [54] 所观察到的那样，增加功率容量和增加频率容量是相互矛盾的要求。 简而言之，更高的工作频率需要更小的几何形状，这随后会导致更低的工作功率，以防止因场强增加而导致的电介质击穿。 为了遵守摩尔定律，栅极几何形状不断缩小，因此固有功率能力降低。 然而，在集成电路材料的选择中找到了补救措施。 毫米波集成电路传统上使用所谓的 III V 材料制造，即元素周期表第 III 族和第 V 族元素的组合，例如砷化镓 (GaAs) 和最近的氮化镓 (GaN)。 基于 III V 材料的集成电路技术比传统的基于硅的技术昂贵得多，并且它们无法处理集成的复杂性，例如用于蜂窝手机的数字电路或无线电调制解调器。 尽管如此，基于 GaN 的技术现在正在迅速成熟，并提供比传统技术高一个数量级的功率水平。 影响放大器效率的主要有三个半导体材料参数：最大工作电压、最大工作电流密度和拐点电压。 由于拐点电压，可达到的最大效率会降低一个与以下因素成比例的系数： 1 2 k 1 1 k 其中 k 是拐点电压与最大工作电压之比。 对于大多数晶体管技术，比率 k 在 0.05 0.01 的范围内，导致效率下降 10% 20%。 最大工作电压和电流密度限制了单个晶体管单元的最大输出功率。 为了进一步增加输出功率，必须组合多个晶体管单元的输出。 最常见的组合技术是堆叠（电压组合）、并联（电流组合）和企业组合器（功率组合）。 组合技术的任一选择都将与特定的组合器效率相关联。 较低的功率密度需要更多的组合级，并且会导致较低的整体组合器效率。 在毫米波频率下，电压和电流组合方法因波长而受到限制。 晶体管单元的整体尺寸必须保持小于波长的大约 1/10。 因此，在一定程度上使用并联和/或堆叠，然后使用联合组合来获得所需的输出功率。 CMOS 的最大功率密度约为 100 mW/mm，而 GaN 为 4000 mW/mm。 因此，GaN 技术将需要较少激进的组合策略，从而提供更高的效率。

图 19.8 显示了作为频率函数的饱和功率附加效率 (PAE)。 在 30 GHz 和 77 GHz 时，报告的最大 PAE 分别约为 40% 和 25%。 PAE 表示为： 在毫米波频率下，半导体技术从根本上限制了可用的输出功率。 此外，效率也会随着频率的升高而降低。 考虑到图 19.8 中的 PAE 特性，以及功率放大器的 AM-AM/AM-PM 特性的非线性行为，可能需要显着的功率回退才能达到线性要求，例如发射机 ACLR 要求（参见 第 18.9 节）。 考虑到毫米波产品的散热方面和显着减小的面积/体积，必须考虑散热方面线性度、PAE 和输出功率之间复杂的相互关系。

19.4　滤波器

在基站和设备实施中使用各种类型的滤波器是满足整体 RF 要求的重要组成部分。 这对于所有几代移动系统都是如此，对于 6 GHz 以下和新的毫米波频段的 NR 也将是必不可少的。 这些滤波器可减轻无用发射，例如，由于互调、噪声、谐波生成、LO 泄漏和各种无用混频产物而产生的发射机非线性。 在接收器链中，滤波器用于处理配对频带中来自自身发射器信号的自干扰，或抑制相邻或其他频率的干扰。 不同场景的射频要求在级别上有所不同。 对于基站杂散发射，一般有跨越非常宽频率范围的要求、同一地理区域的共存要求以及密集部署的共址要求。 为设备定义了类似的要求。 考虑到毫米波频率所需的有限尺寸（面积/体积）和集成度，在离散毫米波滤波器非常庞大的情况下，滤波可能具有挑战性，并且将此类滤波器嵌入到毫米波产品的高度集成结构中也存在挑战 . 不同的实现提供了不同的过滤可能性。 出于讨论的目的，可以确定两种主要情况：

• 低成本、单片集成一个或几个多链 CMOS/BiCMOS 核心芯片，内置功率放大器和内置下变频器。 由于片上滤波器谐振器的 Q 值很差 (5 20)，因此这种情况将限制沿 RF 链包括高性能滤波器的可能性。
• 高性能、异构集成多个CMOS/BiCMOS 核心芯片，结合外部放大器和外部混频器。 此实现允许在 RF 链中包含外部滤波器（具有更高的复杂性、尺寸和功耗）。
  

如图 19.9 所示，至少有三个地方放置滤波器是有意义的，具体取决于实施方式：

• 在天线元件（F1 或 F0）的后面或内部，损耗、尺寸、成本和宽带抑制是 重要的;
• 在第一个放大器后面（从天线侧看），低损耗不太重要（F2）；
• 在混频器(F3) 的高频侧，信号已被组合（在模拟和混合波束形成的情况下）。

F1/F0 的主要目的通常是在很宽的频率范围内（例如，DC 至 60 GHz）抑制远离所需信道的干扰和发射。 在这个宽频率范围内不应有任何无意的共振或通带。 该滤波器将有助于缓解所有后续模块的设计挑战（要考虑的带宽、线性度要求等）。 插入损耗必须非常低，并且有严格的尺寸和成本要求，因为每个子阵列必须有一个滤波器（图 19.9 和 19.10）。

在某些情况下，该滤波器必须满足通带附近的严格抑制要求，特别是对于接近敏感带的高输出功率。 F2 的主要目的是抑制本振、镜像、杂散和噪声发射，以及抑制距离所需频带相对较远的传入干扰。 仍然有严格的尺寸要求，但可以接受更多的损耗（在第一个放大器之后），甚至是无意的通带（假设 F1/F0 可以处理）。 这允许更好的辨别力（更多的极点）和更好的频率精度（例如，使用半波谐振器）。 F3 的主要用途通常是抑制 LO、镜像、杂散和噪声发射，以及抑制在混频器之后意外落入 IF 频段的传入干扰源，以及往往会阻塞混频器或 ADC。 对于模拟（或混合）波束形成，只有一个（或几个）这样的滤波器就足够了。 这放宽了对尺寸和成本的要求，从而有可能在谐振器中实现具有多个极点和零点的锐利滤波器，以及高 Q 值和良好的频率精度。 射频链越深（从天线元件开始），电路得到的保护就越好。 对于单片集成情况，很难实现滤波器 F2 和 F3。 在这种情况下，可以预期性能会下降，并且每个分支的输出功率较低。 此外，在较宽的频率范围内实现良好的隔离具有挑战性，因为微波往往会通过在滤波器周围的地面结构中传播来绕过滤波器。

19.4.1　模拟前端滤波器

窄带宽的每个分支（在位置 F1/F0）上的锐利滤波导致微波和毫米波频率的过度损耗。 为了将插入损耗降低到一个合理的水平，可以使通带明显大于信号带宽。 这种方法的缺点是更多不需要的信号会通过滤波器。 在选择最佳损耗带宽权衡时，需要注意一些基本依赖性：

• IL 随着 BW 的增加而降低（对于固定 fc）；
• IL 随着fc 的增加而增加（固定BW）；
• IL 随着Q 值的增加而降低；
• IL 随着 N 的增加而增加。

为了举例说明权衡，研究了 Q 为 5 20、100、500 和 5000 的三极 LC 滤波器，用于 100 和 800 MHz 3 dB 带宽，调谐至 15 dB 返回 损失（Q 5 5000）被检查，如图 19.11 所示。

从这项研究中可以看出：

• 800 MHz 或更小的带宽需要特殊的滤波器技术，Q 值大约为 500 或更好，以获得低于 1.5 dB 的 IL。 考虑到尺寸、集成方面和成本方面的限制，这样的 Q 值很难实现；
• 通过将选择性要求放宽至 4 3 800 MHz，Q 值约为 100 就足以获得 2 dB IL。 这应该可以通过低损耗印刷电路板 (PCB) 实现。 增加的带宽也有助于放宽对 PCB 的容差要求。

19.4.2　插损和带宽

在 5G 阵列无线电中实现滤波器的方法有很多种。 要比较的关键方面是：Q 值、辨别力、尺寸和集成可能性。 表 19.1 给出了不同技术之间的粗略比较，下面给出了两个具体示例。

19.4.3　滤波器实现示例

19.4.3.1 PCB集成实现示例

实现天线滤波器 (F1) 的一种简单且有吸引力的方法是使用带状线或微带滤波器，将其嵌入靠近每个天线元件的 PCB 中。 这需要具有良好精度的低损耗 PCB。 生产公差（介电常数和图案化以及通孔定位）将限制性能，主要是通带偏移和失配增加。 在大多数实现中，通带必须设置为大于工作频带，并留出很大余量来解决这一问题。

此类滤波器的典型特性可以通过查看以下设计示例来说明，其布局如图 19.12 所示：

• 五极、耦合线、带状线滤波器；
• 介电常数：3.4；
• 电介质厚度：500 μm（地对地）；
• 空载谐振器 Q：130（假设采用低损耗微波电介质）。

滤波器经过调谐以在 24 GHz 时提供 20 dB 抑制，同时尽可能多地通过 24.25 27.5 GHz 频段（具有 17 dB 回波损耗）。 增加了显着的余量，以便为 PCB 的制造过程中的变化腾出空间。 执行蒙特卡罗分析以研究制造过程中的变化对滤波器性能的影响，使用以下针对 PCB 的相当激进的公差假设：

• 介电常数标准偏差：0.02；
• 线宽标准偏差：8 μm；
• 介电厚度标准偏差：15 μm。

根据这些分布假设，生成并模拟了 1000 个过滤器实例。

图 19.13 显示了这 1000 个实例（蓝色迹线）的滤波器性能 (S21)，以及标称性能（黄色迹线）。 图中的红线表示考虑此过滤器可以满足的可能要求级别。
从这个设计示例中，可以找到以下对 PCB 滤波器实现的粗略描述：

• 3-4 dB 插入损耗；
• 20 dB 抑制（如果减去 IL，则为 17 dB）；
• 包含裕量的1.5 GHz 过渡区；
• 尺寸：25 mm2，很难安装在单独馈电和/或双极化元件的情况下；
• 如果以 3 dB IL 为目标，建议的要求将导致显着的良率损失，特别是对于靠近通带边缘的通道。

19.4.3.2 LTCC 滤波器实现示例

另一种实现滤波器的有前途的方法是为表面贴装组件 (SMT) 制造组件，包括滤波器和天线，例如基于低温共烧陶瓷 (LTCC)。 参考文献 1 中概述了原型 LTCC 组件的一个示例。 [31] 也显示在图 19.14 中。

相应滤波器的测量性能如图 19.15 所示，它表明 LTCC 滤波器为 2 GHz 通带增加了大约 2 dB 的插入损耗，同时从通带边缘提供 22 dB 的额外衰减 1 GHz。 应考虑与此示例相关的额外余量，以考虑制造公差和带宽、抑制水平、保护带宽、天线特性、集成方面等的未来调整。考虑到此类余量，可以假设所示的 LTCC 滤波器增加大约 3 dB 的插入损耗，17 dB 抑制（减去 IL）在 1.5 GHz 从通带边缘。 技术发展，特别是关于 Q 值和制造公差的技术发展，可能会导致这些数字的改进。

19.5　接收机噪声系数、动态范围和带宽的关系

19.5.1　接收机和噪声系数模型

此处假定如图 19.16 所示的接收器模型。 接收器的动态范围 (DR) 通常会受到前端插入损耗 (IL)、接收器 (RX) 低噪声放大器 (LNA) 以及 ADC 噪声和线性特性的限制。 通常是 DRLNAcDRADC，因此 RX 在 LNA 和 ADC 之间使用自动增益控制 (AGC) 和选择性（分布式）来优化所需信号的映射和对 DRADC 的干扰。 为简单起见，此处考虑固定增益设置。 如图 19.17 所示，可以通过将前端 (FE)、RX 和 ADC 集中到三个级联块中来导出进一步简化的接收器模型。 该模型不能替代更严格的分析，但将证明主要参数之间的相互依赖性。 着眼于小信号同信道本底噪声，可以研究各种信号和线性度损伤的影响，以获得简单的噪声因子或噪声系数表达式。

19.5.2　噪声因子和噪底

假设匹配条件，Friis 公式可用于找到接收器输入端的噪声系数（线性单位，除非另有说明），

RX 输入参考小信号同信道噪声本底将等于，

其中 N0 5 k T BW 和 NADC 分别是信道带宽中的可用噪声功率和 ADC 有效本底噪声（k 和 T 分别是玻尔兹曼常数和绝对温度）。 ADC 本底噪声通常由量化噪声、热噪声和互调噪声的组合来设置，但此处假设平坦的本底噪声由 ADC 有效位数定义。 从 LNA 输入到 ADC 输入的有效增益 G 取决于小信号增益、AGC 设置、选择性和脱敏（饱和），但这里假设增益设置为天线参考输入压缩点 (CPi) 对应 到 ADC 削波电平，即 ADC 满量程输入电压 (VFS)。 对于弱非线性，CP 和三阶截取点 (IP3) 之间存在直接的数学关系，例如 IP3 CP 1 10 dB。 对于高阶非线性，差异可能大于 10 dB，但 CP 仍然是最大信号电平的良好估计，而较低信号电平的互调可能被高估。

19.5.3　压缩点和增益

在天线和 RX 之间存在 FE 及其相关的插入损耗 (IL . 1)，例如由于 T/R 开关、可能的 RF 滤波器和 PCB/基板损耗。 必须在增益和噪声表达式中考虑这些损失。 知道 IL，可以发现 CPi 对应于 ADC 削波，

天线参考噪声因数和噪声系数将分别变为

例如，当分别在 2 GHz 和 30 GHz 比较两个设计时，30 GHz IL 将明显高于 2 GHz。 从 Fi 表达式可以看出，要使两个载波频率保持相同的噪声系数 (NFi)，需要通过提高 RX 噪声系数来补偿 30 GHz 时较高的 FE 损耗。 这可以通过 (1) 使用更好的 LNA，(2) 放宽输入压缩点，即增加 G，或 (3) 增加 DRADC 来实现。 通常一个好的 LNA 已经在 2 GHz 下使用以实现低 NFi，因此这个选项几乎不可能。 放宽 CPi 是一种选择，但这会降低 IP3 并且线性性能会降低。 最后，增加 DRADC 会带来功耗损失（每个额外位 4 3）。 特别是宽带 ADC 可能具有高功耗，即当 BW 低于大约 100 MHz 时，N0 DRADC 乘积（即 BW DRADC）与 ADC 功耗成正比，但对于更高带宽，ADC 功耗 消耗与 BW2 DRADC 成正比，从而惩罚更高的 BW（参见第 19.1 节）。 增加 DRADC 通常不是一个有吸引力的选择，30 GHz 接收器的 NFi 不可避免地会比 2 GHz 接收器的 NFi 高得多。

19.5.4　功率谱密度和动态范围

由许多相似的子载波组成的信号在其带宽上将具有恒定的功率谱密度 (PSD)，然后可以找到总信号功率 P 5 PSD BW。 当同时接收到不同带宽但相似功率电平的信号时，它们的PSD将与它们的BW成反比。 天线参考本底噪声将与 BW 和 Fi 或 Ni 5 Fi k T BW 成正比，如上所示。 由于 CPi 将由 G 和 ADC 限幅给定，因此动态范围或最大 SNR 将随着信号带宽而降低，即 SNRmax ~ 1/BW。 上述信号可被视为具有天线参考平均功率电平 (Psig) 和标准偏差 (σ) 的加性高斯白噪声 (AWGN)。 基于此假设，峰均功率比可近似为 PAPR 5 20 log10(k)，其中峰值信号功率定义为 P sig 1 k σ，即有 k 平均功率电平和限幅电平之间的标准偏差。 对于 OFDM，通常假定 10 dB 的未削波 PAPR（即 3σ）并且必须从 CPi 中减去此余量以避免接收信号削波。 具有平均功率电平（例如，低于限幅电平 3σ）的 OFDM 信号将导致小于 0.2% 的限幅。

19.5.5　载波频率和毫米波技术

例如，设计具有 1 GHz 信号带宽的 30 GHz 接收器时，设计余量要比 2 GHz 载波频率 fcarrier 和 50 MHz 信号带宽的设计余量小得多。 两种情况下的 IC 技术速度相似，但设计余量和性能取决于比所需信号处理快得多的技术，这意味着 2 GHz 设计将具有更好的性能。 该图显示了一些对毫米波 IC 设计很重要的晶体管参数的预期演变，正如国际半导体技术路线图 (ITRS) 所预测的那样。 此处绘制了来自 ITRS 2007 目标 [39] 的 CMOS 和双极射频技术的 ft、fmax 和 Vdd/BVceo 数据与预计该技术可用的日历年的关系图。 ft 是晶体管传输频率（即，RF 设备的当前增益为 0 dB 时），fmax 是最大振荡频率（即，当外推功率增益为 0 dB 时）。 Vdd 是 RF/高性能 CMOS 电源电压，BVceo 是双极晶体管的集电极发射极基极开路击穿电压限制。 例如，预计到 2020 年，RF CMOS 器件的最大 Vdd 将达到 750 mV（其他电源电压也将可用，但速度较低）。 30 GHz 的自由空间波长仅为 1 cm，是 6 GHz 以下现有 3GPP 频段的十分之一。 天线尺寸和路径损耗与波长和载频有关，为了补偿单个天线元件的小物理尺寸，必须使用多个天线，例如，必须使用阵列天线。 当使用波束形成时，天线元件之间的间距仍将与波长相关，从而限制了 FE 和 RX 的大小。

这些频率和尺寸限制的一些含义是：

• ft/fcarrier 和 fmax/fcarrier 的比率在毫米波频率下比在 6 GHz 以下应用中要低得多。 当该比率小于 10 2 100 3 时，接收器增益随工作频率下降，毫米波的可用增益将较低，因此器件噪声系数 Fi 会更高（类似于 Friis 公式应用于晶体管的情况 内部噪声源）。
• 由于约翰逊极限，半导体材料的电击穿电压 (Ebr) 与器件的载流子饱和速度 (Vsat) 成反比。 这可以表示为 Vsat Ebr 5 常数或 fmax Vdd 5 常数。 因此，与低 GHz 频率范围内的设备相比，毫米波设备的电源电压会更低。这将限制 CPi 和最大可用动态范围。
• 需要更高级别的收发器集成以节省空间，无论是片上系统(SoC) 还是系统级封装(SiP)。 这将限制适用于 RF 收发器的技术数量并限制 FRX。
• RF 滤波器必须靠近天线元件放置并安装到阵列天线中。 因此，它们必须很小，从而导致更高的物理容差要求，可能以插入损耗和阻带衰减为代价。 也就是说，IL 和选择性变差。 毫米波频率的滤波方面将在第 19.4 节中进一步阐述。

将载波频率从 2 GHz 增加到 30 GHz（即 .10 3 ）对电路设计及其 RF 性能有重大影响。 例如，现代高速 CMOS 器件速度饱和，其最大工作频率与最小通道长度或特征尺寸成反比。 根据摩尔定律，这个维度大约每 4 年减半（说明复杂性，即晶体管密度，每隔一年翻一番）。 对于更小的特征尺寸，还必须降低内部电压以将电场限制在安全水平。 因此，设计一个 30 GHz RF 接收器对应于使用大约 15 年历史的低电压技术设计一个 2 GHz 接收器（即今天的击穿电压但 15 年历史的 Ft（见图 19.18）和 ITRS 设备目标）。

由于器件性能和设计余量存在这种不匹配，因此无法期望在 30 GHz 时同时保持 2 GHz 性能和功耗。 毫米波频率的信号带宽也将明显高于 2 GHz。 对于有源器件或电路，信号摆幅一端受电源电压限制，另一端受热噪声限制。 器件的可用热噪声功率与 BW/gm 成正比，其中 gm 是器件固有增益（跨导）。 由于 gm 与偏置电流成正比，因此可以看出动态范围变成了比率，

其中 P 是功耗。 与典型的 2 GHz 接收器相比，毫米波频率接收器的功耗会增加，因为它们的带宽更高，速度所需的低电压技术会加剧这种情况。 因此，考虑到毫米波产品面积/体积显着减小所带来的热挑战，应考虑线性度、NF、带宽和动态范围之间复杂的相互关系以及功耗。

19.6　总结

本章概述了毫米波技术可以提供什么以及如何推导出要求。 对具有许多收发器和天线的高度集成的毫米波系统的需求将需要仔细且经常复杂地考虑影响可实现性能的小面积/体积内的功率效率和散热。 展示的重要领域是 DA/AD 转换器、功率放大器，以及可实现的功率与效率和线性度的关系。 接收器的基本指标是噪声系数、带宽、动态范围和功耗，它们都具有复杂的依赖关系。 还涵盖了频率生成机制以及相位噪声方面。 毫米波频率的滤波方面被证明对新的 NR 频段具有重大影响，并且在定义 RF 要求时需要考虑各种技术可实现的性能以及将此类滤波器集成到 NR 实施中的可行性。 在开发频率范围 2 中 NR 的 RF 特性的整个过程中，所有这些方面都得到了考虑。