千篇一律的 数据通路

数据通路"/>

千篇一律的 数据通路

数据通路

数据通路：数据在功能部件之间传送的路径

中央处理器内部数据通路：运算器与各寄存器之间的传送路径

数据通路的功能：实现CPU内部的运算器与寄存器以及寄存器之间的数据交换

数据通路的基本结构

• CPU内部单总线方式。
  将所有寄存器的输入端和输出端都连接到一条公共的通路上，结构比较简单，但数据传输存在较多的冲突现象，性能较低。
• CPU内部三总线方式。
  将所有寄存器的输入端和输出端都连接到多条公共的通路上，相比之下单总线中一个时钟内只允许传一一个数据， 指令执行效率很低，因此采用多总线方式，同时在多个总线上传送不同数据，提高效率。
• (3)专用数据通路方式。根据指令执行过程中的数据和地址的流动方向安排连接线路，性能比较高，但硬件量大。

寄存器之间数据传送

• PC ——Bus
• Bus——MAR

主存与CPU之间的数据传送

• PC ——Bus——MAR
• 1——R
• MEM（MAR）——MDR
• MDR——Bus——IR

执行算术或逻辑运算

• Ad（IR）——Bus——MAR
• 1——R
• MEM——DB——MDR
• MDR——Bus——Y
• （ACC）+（Y）——Z
• Z——ACC

ALU是一个组合逻辑电路，其运算过程中必须保持两个输入端的内容变。又由于CPU内部采用单总线结构，为了得到两个不同的操作数，ALU的一个输入端与总线相连，另一个输入端需通过一个寄存器与总线相连。此外，ALU的输出端也不能直接与内部总线相连，否其输出又会通过总线反馈到输入端，影响运算结果，故输出端需通过个暂存器(用来暂存结果的寄存器)与总线相连。

取指周期：

• （PC）——MAR，Read
• M（MAR）——MDR
• MDR——IR
• （PC）+1——PC

间址周期：

• （R0）——MAR
• M（MAR）——MDR
• MDR——Y

执行周期：

• （R1）+（Y）——Z
• （Z）——MDR
• MDR——M（MAR）