【JESD79

【JESD79

4 DDR5 SDRAM命令描述和操作-1

• 4.1 命令真值表
• • Command Truth Table 解读：
  • 关于MR与Command Truth Table 的联合解读：

4.1 命令真值表

注意事项1,2,14适用于整个真值表；
为改善命令解码时间，表格面向所有的1-cycle和2-cycle命令，且CA1可以被用于区分1-cycle和2-cycle命
令；
BG：bank group地址            BA：bank地址
R：行地址                     C：列地址
MRA：模式寄存器地址          OP：Op Code
CID：Chip ID                   DDPID：Dual Die Package ID
CW：Control Word
X：不关心取值，可能是浮动的   V：valid 逻辑电平，可1可0

Command Truth Table 解读：

1. 这个表格规定了命令发送的格式，必须按照这个格式发送，才会别识别/击中，然后按照这个表格去解
2. 析。如果不按这个格式发送，将不识别。
3. 这个表格分4大部分：
（1）. function  （2）. CS_n  （3）. CA Pins中绿色pin  （4）. CA Pins中绿色pin之外的
4. 首先，命令的发送方式如下：CS_n为L时，发送CA0-CA13,CS_n为H时，发送CA0-CA13；
5. 当CA0-CA4部分被击中时（主要考虑为绿色部分），识别是哪个function，再去解析剩余部分。
例如：以Activate function为例
6. 当CS_n为L发完，发CS_n为H（即所谓的2cycle发送）。识别到，CS_n为L时的CA0和CA1同时为0，
7. 则锁定当前function为Activate；
8. 然后把R0-R16放在一起，形成OP[16:0]，确定激活哪些row；
9. 把CS_n为L时CA6-CA7放在一起，形成OP[1:0],确定激活哪些bank；
10. 把CS_n为L时CA8-CA10放在一起，形成OP[2:0],确定激活哪些bankgroup；
11. CID为DDR为3D Stack时，才有意义。
CID：DDR为3D Stack时，用于确定堆叠层数，并选择是堆叠的哪一层；一般，堆叠层数有1,2,4,8层，
当层数为8时，CID为[2:0]；
CS_n：确定rank，1个bit位对应1个rank；0代表未选中该rank，1代表选中该rank。

关于MR与Command Truth Table 的联合解读：

只有MRW和MRR function才会涉及到MR；
如MRW功能：
1. 当识别到CS_n为L时的CA0-CA4为10100时，确定为MRW功能；
2. 通过CS_n为L时的CA5-CA12形成MR[7:0]，识别出对0-255的256个MR中哪个MR进行写操作；
3. 再通过CS_n为H时的CA0-CA7形成OP[7:0]，判定写什么。

4. V代表逻辑电平的0或1（valid），X代表不关心是什么情况，可能是浮动的。
5. BG[2:0],BA[1:0]确定是哪个bankgroup的哪个bank。
6. Refresh ALL和Refresh Management ALL命令适用于所有BG的所有BA，但此时的CA6和CA7需要是V。
7. Refresh Same Bank 和 Refresh Management Same Bank命令，刷新所有BG中的同样序号的bank，
8. CA6和CA7上的BA0和BA1组成的[1:0]确定BG中的BA序号。
9. Precharge All命令适用于所有BG中的open banks（已激活的bank？）。
10. Precharge Same Bank命令适用于所有BG中的同样序号的bank，情形类似4.
11. Precharge命令适用于某个BG的单个BA。
12. 第二周期CS_n仍为L，WR,RD,MRR命令的目标rank之外的非目标rank的ODT重新配置。
13. SRE命令使DRAM进入自刷新状态。
14. PDE命令使DRAM进入低功耗状态。

15. ACT,MRW,WRP命令不涉及ODT配置，如果CS第二周期为L，DRAM不执行这些命令。
16. WR_partial=L，WR过程中，DM_n配合使用实现部分写功能（？）。
17. MRW功能启动时，CW=L，DRAM才会执行MRW，MR才会被写入；CW=H，DRAM忽略MRW，MR不会被改变；
MRR功能启动时，不论CW=L或者H，忽略CW取值，CW不会影响MRR，MRR都会被执行。
18. CID[3:0]用于3DS。
19. DDR5默认BL16，读/写时，若CA5为L，则DRAM的BL按照MR0[1:0]执行。

20. ODT=L，允许低功耗模式下ODT保持不变。
21. CID3/R17是个多情形的pin，它可以用于16H 3DS堆叠的CID3 bit，也可以用于有17行的高容量单片电路
22. 的R17；二者使用时候是相互独立的。
23. 写模式仅支持BL16和BL32.
24. 当CID3不使用时，它的CA按照V解码。
25. DRAM密度或者堆叠不要求CA[13]时，这个ball应该连接到VDDQ，DRAM应该解码CA[13]=L，以便于提供合
26. 适的选择die和RA。
27. CID2/DDPID是个多情形的pin，它可以用于3DS堆叠的CID2，或者Dual Die Package ID；二者使用时候
28. 是相互独立的。
29. V/DDPID是个多情形的pin，Dual Die Package ID仅用于Dual Die Package packages。

30. 使用Dual Die Package ID的命令应该发no operation给未选中的设备。
31.  NT-ODT（？）行为不受Dual Die Package ID值的影响。
32. 第二周期的CA[0:1]=[L:L]用于burst 顺序（？）。结合4.2理解
33. 当host发MRR带CRC使能，读到的数据会带有CRC bit位。
34. 若Refresh Management需要bit位是“0”(MR58 OP[0]=0),CA9需要是V。
35.  Refresh Interval Rate 指示bit (MR4:OP[3]=0),CA8为V；
Refresh Interval Rate 指示bit (MR4:OP[3]=1),且CA8=H，REF命令为1倍刷新翻转速率；
Refresh Interval Rate 指示bit (MR4:OP[3]=1),且CA8=L，REF命令为2倍刷新翻转速率。