术语简介"/>
CPU术语简介
CPU术语简介
以下来自《Java并发编程的艺术》 方腾飞 魏鹏 程晓明版
| 术语 | 英文 | 描述 |
|---|---|---|
| 内存屏障 | memory barriers | 一组处理器指令，用于实现对内存操作的顺序限制。 |
| 缓存行 | cache line | CPU高速缓存中可以分配的最小存储单位。处理器填写缓存行时会加载整个缓存行，现代CPU需要执行几百次CPU指令。 |
| 原子操作 | atomic operations | 不可中断的一个或一组操作 |
| 缓存行填充 | cache line fill | 当处理器识别到从内存中读取操作数是可缓存的，处理器读取整个高速缓存行道适当的缓存（L1,L2,L3或所有） |
| 缓存命中 | cache hit | 如果进行高速缓存行填充操作的内存位置仍是下一次处理器访问的地址时，处理器从缓存中读取操作数，而不是从内存中读取 |
| 写命中 | write hit | 当处理器将操作数写回到一个内存缓存区域时，首先会检查这个缓存的内存地址是否在缓存中，如果存在一个有效的缓存行，则处理器将这个操作数写回到缓存，而不是写到内存，这个操作被称为写命中。 |
| 写缺失 | write misses the cache | 一个有效的缓存行被写入到不存在的内存区域 |
| 比较并交换 | compare and swap | CAS操作需要两个操作数，一个旧值（期望操作前的值）和一个新值，在操作期间先比较旧值有没有发生变化，若变化，则不交换，若不变则用新值代替旧值。 |
| CPU流水线 | cpu pipeline | CPU流水线的工作方式，在CPU中有5~6个不同功能的电路单元组成一条指令处理流水线，然后将一条X86指令分成5~6步后，再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，提高CPU的运算速率。 |
| 内存顺序冲突 | memory order vilation | 内存顺序冲突一般是由假共享引起的，假共享是指多个CPU同时修改同一个缓存行的不同部分而引起其中一个CPU操作无效，当出现内存顺序冲突时，CPU必须清空流水线。 |
更多推荐
CPU术语简介
发布评论