FPGA入门 Xilinx暑期学校学习Day3

暑期学校学习Day3"/>

FPGA入门 Xilinx暑期学校学习Day3

课程流程：FIFO与状态机
1、FIFO
（1）FIFO（first in first out）是一种先进先出的存储结构。
（2）用途：解决亚稳态；用于不同宽度的数据接口（缓冲）。
（3）分类：同步（读写同时钟）；异步（读写时钟独立，较常用）。
（4）参数：
a.宽度：一次读写的数据位
b.深度：可存储多少个N位数
c.空标志：以阻止无效数据的读出
d.满标志：写操作溢出，可设置预置
e.读时钟
f.写时钟
（5）FIFO内部结构与工作机理
属于较进阶的内容，需要进一步学习。
（6）IP catalog 调用FIFO的具体操作
比较简单，百度即可。
详细说明请看：深入理解FIFO

2、状态机
（1）要素：状态、输入、输出
（2）HDL语言描述状态机
一、二、三段式FSM描述，这部分只能放邸志雄老师的PPT截图了。截图比较匆忙杂乱，先码在这里。

详细资料可参考：状态机详解

3、error 解决
“Syntax error near”------语法错误，中文符号、符号缺失或多余。

4、学习资料
慕课：（1）中国大学MOOC平台：芯动力-硬件加速设计方法
（2）IC创新学院平台：数字集成电路静态时序分析基础
5、遗留问题
（1）EGO1开发板，按钮处于低电平（0），按下处于高电平（1），如何通过一个按钮输入序列111000类连续的相同电平？
（2）按键消抖？