UVM 验证方法学之interface学习系列文章（八）《interface不小心引入X态问题》

法学之interface学习系列文章（八）《interface不小心引入X态问题》"/>

UVM 验证方法学之interface学习系列文章（八）《interface不小心引入X态问题》

前面的文章学习，想必大家都对interface 有了深入了解。大家可不要骄傲哦，俗话说：小心驶得万年船。今天，再给大家介绍一个工作中，不是经常遇到，但是一旦遇到，会让你纠结很久的事情。

前面文章提到，随着验证复杂度的不断增加，interface 的bind 的操作，是必不可少的用法。通过对dut 中的接口信号进行bind 操作，我们可以借助各种UVC 进行激励的施加。

大家有没有想过一个问题：在 一个 复杂的inteface 中，可能包含很多东西：类，modport，断言，覆盖率收集等复杂事情。我们也会在interface 中对bind 的信号进行驱动。那么我们为什么没有遇到多驱动问题呢？

比如下面的信号链接：

module a 的输出，连接到 module b 的输入，同时，内部bind 结构内部，通过连续赋值语句，对moule b 的信号进行再次驱动。

通过图示我们可以知道，通过对wire_connection 信号的赋值不同，会有不同的结果。一般，我们会将其信号赋值为z 状态。而不是0/1, 更不是 x 状态。

那么这里跟x 态什么关系呢？

通常，interface 中的信号的位宽是各种各样的。有时候位宽的大小，也在不断改变，随着项目的实际推进。所以，如果我们不能够在interface 中的位宽连续赋值语句中给与格外关注，我们会遇到纠结的问题。