hdlbits系列verilog解答（异或非门）

非门）"/>

hdlbits系列verilog解答（异或非门）

文章目录

• wire线网类型介绍
• • 一、问题描述
  • 二、verilog源码
  • 三、仿真结果

wire线网类型介绍

wire线网类型是verilog的一种数据类型，它是一种单向的物理连线。它可以是输入也可以是输出，它与reg寄存器数据类型不同，它不能存储数据，只能用于组合逻辑建模。常用于assign连续赋值语句。另外线网类型数据如果没有信号给它驱动时，它的值为未知X。

一、问题描述

创建一个模块实现异或非门，它可以由异或门加非门组合起来，它有二个输入和一个输出，通过wire类型数据将输入和输出连接起来。

二、verilog源码

module top_module(
input a,
input b,
output out );

assign out = ~(a^b);

endmodule

三、仿真结果

转载请注明出处！