数字IC后端实现

后端实现"/>

数字IC后端实现

下图为咱们社区IC后端训练营项目用到的Metal Stack。

芯片Tapeout Review CheckList

数字IC后端零基础入门Innovus学习教程
1P代表一层poly，10M代表有10层metal，M5x表示M2-M6为一倍最小线宽宽度的金属层，2y表示M7-M8为二倍最小线宽宽度的金属层，2z表示M9-M10为八倍最小线宽宽度的金属层。还有一层AP用来走RDL，RDL这层是最厚的，一般用于连接IO的bump，信号线基本上都不会用这层来绕线。如果用于绕线其实也绕不了几根，还容易有DRC问题。

RDL的英文全称是redistribution layer，RDL 是top metal上面的一层 AL通常来说，现在是铜工艺，在pad区域，为了bonding，在顶层铜的上面还有一层AL，也叫做铝垫，铝比较软，如果只有铜就无法做bonding既然工艺中有这层 RDL，那么有些设计中就可以用它来做走线，只需要多一层DRL与top metal的via mask即可。

我们再拿一个社区即将开放的TSMC 12nm项目所用到的Metal Stack。从这张图很清晰看到多出来了M0和VO。在以往的工艺制程中，POLY和OD是通过Contact来过渡到Metal1的。现在在这中间又多出来了M0。值得注意的是这个工艺中的M1,M2,M3都是Double Pattern Layer。

下面这种图就很清晰描述出M0和V0在物理实现连接中的作用。